FPGA流水灯示例

流水灯示例

本示例将较为详细从基础流水灯——按键控制流水灯方向——按键控制流水灯频率——呼吸灯进行逐步讲解。

基础流水灯

模块文件

module loopled(
    input wire sys_clk	,	//外部时钟
    input wire rst_n	,	//复位信号
    output reg [7:0]led
);

    // 频率(周期)
    parameter fre = 32'd5000;
    // 1Hz时钟
    reg clk_1Hz;
    // 计数器:用于记录时间
    reg [31:0] cnt;
    // sys_clk或rst_n上升沿时进入循环
    always @(posedge sys_clk or posedge rst_n) begin
        // 复位(always循环内对寄存器进行非阻塞赋值)
        if(rst_n == 1)begin
            cnt <= 0;
            clk_1Hz <= 0;
        end
        else begin
            //计数器+1
            cnt <= cnt + 32'd1;
            // 每半周期1Hz时钟反向
            if(cnt == fre/2)begin
                clk_1Hz = ~clk_1Hz;
                cnt<=0;
            end
        end
    end

    //clk_1Hz或rst_n上升沿时进入循环
    //clk_1Hz用于判断何时led变亮顺序改变
    always @(posedge clk_1Hz or posedge rst_n)begin
        if (rst_n == 1) begin
            led = 8'b0000_0001;
        end
        else begin
            led = {led[0],led[7:1]};
        end
    end
endmodule

测试文件

module loopLed_tb();
    reg sys_clk		;	//外部时钟
    reg rst_n		;	//重置信号
    wire [7:0]led	;	//8个LED信号

    // 数值初始化
    initial begin
        sys_clk     <= 0;
        res_n 	    <= 0;
        #50 res_n 	<= 1;
        #100 res_n 	<= 0;
    end

    // 生成每1ns反转一次的时钟
    always #1 sys_clk <= ~sys_clk; 
    
    // loopled 实例化 (.形参(实参),...) / (.实例内变量(实例外传入变量))
    loopled led (.sys_clk(sys_clk), .rst_n(rst_n), .led(led));
endmodule